• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之乾式蝕刻方法之特徵在於：於形成於基板上之具有積層有矽層與絕緣層之層狀構造之積層膜上，使用蝕刻氣體對顯露於在基板面上沿垂直方向形成之孔或溝槽之內側面之矽層進行蝕刻時，使用含有選自ClF3、BrF5、BrF3、IF7、IF5中之至少1種氣體及F2之氣體作為蝕刻氣體。藉此，可抑制矽層之乾式蝕刻深度之不均一化。
    公开号:TW201314770A
    申请号:TW101130899
    申请日:2012-08-24
    公开日:2013-04-01
    发明作者:Tomonori Umezaki；Isamu Mori
    申请人:Central Glass Co Ltd；
    IPC主号:H01L21-00
    专利说明:
    乾式蝕刻方法
    本發明係關於一種形成於基板上之立體的三維構造元件之矽層之乾式蝕刻。
    半導體元件之高積體化正逐年發展。在此之前，為了增加積體度，而必需增加於每單位表面積上進行積體之半導體元件之數量，因此用以使電路線寬變細之微細加工技術取得了進展。然而，指出若元件之微細化過度發展，則會增加誤動作。
    因此，近年來，嘗試開發相對於基板面不僅沿平行方向而且向垂直方向上排列元件之三維構造半導體元件(專利文獻1)。不僅如先前般相對於基板面沿平行方向形成元件，而且於單晶矽等基板面上使矽電極與絕緣體之膜交替地成膜多層，並藉由反應性離子蝕刻等各向異性製程形成多個貫通所獲得之積層膜之20~200 nm左右之微細之孔或溝槽，進而，對顯露於上述孔或溝槽之內側面之特定層(例如矽電極層)之形狀進行加工，藉此形成相對於基板面亦向垂直方向上排列有半導體元件之立體的三維構造元件。例如，報告有如下方法：於大容量記憶體BiCS(Bit-Cost Scalable，低成本三維層疊技術)之製造中，藉由BiCS記憶體電洞蝕刻，對相對於Si電極層與氧化矽絕緣層貫通之孔進行電漿蝕刻(非專利文獻1)。
    於為了賦予作為電容器或電晶體之功能性而對上述顯露於孔或溝槽之內側面之特定層進行加工時，必需進行蝕刻處理。作為該蝕刻處理，使用有濕式蝕刻(wet etching)法或乾式蝕刻(dry etching)法，該濕式蝕刻法係使用具有與該特定層之選擇性反應特性之化學品進行去除，該乾式蝕刻法係使用具有與該特定層之選擇性反應特性之氣體進行去除。
    於藉由乾式蝕刻法對顯露於微細之孔之內側面之矽層進行蝕刻時，由於必需相對於基板面而沿平行方向進行蝕刻，故而使用能進行各向同性蝕刻之ClF3或XeF2氣體(非專利文獻2)。 先前技術文獻專利文獻
    專利文獻1：日本專利特開2010-225694號公報 非專利文獻
    非專利文獻1：市川尚志，東芝評論，vol.66,No.5(2011)
    非專利文獻2：Gregory T.A.Kovacs,Proceedings of the IEEE,vol.86(8),pp 1536-1551,1998
    於如非專利文獻1所示之先前之三維構造半導體元件之製造中，由於藉由蝕刻處理進行形狀加工之複數個特定層存在於上述孔內或溝槽內之不同深度，故而孔徑或溝槽之寬度越微細，則被蝕刻之特定層之蝕刻深度越會於每層中存在差異，從而相對於孔或溝槽之深度方向無法獲得蝕刻深度之均一性(以下，稱作「蝕刻深度之均一性」)之傾向較高，其成為引起元件性能惡化之原因之一。
    因此，期持在顯露於上述孔或溝槽之內側面之特定層之蝕刻處理中，蝕刻深度不依賴於上述孔或溝槽之深度方向之蝕刻方法。
    本發明之目的在於提供一種蝕刻方法，其係於作為顯露於上述孔或溝槽之內側面之特定層之矽層之蝕刻中，可抑制蝕刻深度相對於上述孔或溝槽之深度方向之不均一化。
    本發明者等人反覆進行銳意研究後，發現藉由將於選自ClF3、BrF5、BrF3、IF7、IF5中之至少1種氣體中混合F2而成之氣體用作蝕刻氣體，而可抑制顯露於上述孔或溝槽之內側面之矽層之蝕刻深度相對於上述孔或溝槽內之深度方向之不均一化，從而完成了本發明。
    即，本發明提供一種乾式蝕刻方法，其係於形成於基板上之具有積層有矽層與絕緣層之層狀構造之積層膜上，使用蝕刻氣體對顯露於在基板面上沿垂直方向形成之孔或溝槽之內側面之矽層進行蝕刻者；其特徵在於：作為蝕刻氣體，使用含有選自ClF3、BrF5、BrF3、IF7、IF5中之至少1種氣體及F2之氣體。
    上述蝕刻氣體中所含有之ClF3、BrF5、BrF3、IF7、IF5或F2之分壓分別較佳為1 Pa以上2000 Pa以下。上述蝕刻氣體中亦可進而含有選自N2、He、Ar中之至少1種氣體。又，較佳為使上述蝕刻氣體接觸於溫度為-30℃以上100℃以下之基板。
    於形成於基板上之具有積層有矽層與絕緣層之層狀構造之積層膜上，藉由本發明之乾式蝕刻方法對顯露於在基板面上沿垂直方向形成之孔或溝槽之內側面之矽層進行蝕刻處理，藉此可抑制矽層之蝕刻深度相對於該孔或溝槽之深度方向之不均一化
    作為本發明中之乾式蝕刻方法之處理對象，係於形成於基板上之具有積層有矽層與絕緣層之層狀構造之積層膜上，顯露於在基板面上沿垂直方向形成之孔或溝槽之內側面之矽層。
    作為矽層，可列舉包含非晶矽膜、多晶矽膜、單晶矽膜等之矽層。
    作為絕緣膜，可列舉包含氧化矽膜、氮化矽膜、氮化鈦膜等之絕緣膜。
    於本發明之乾式蝕刻方法中，作為蝕刻氣體，使用含有選自ClF3、BrF5、BrF3、IF7、IF5中之至少1種之鹵間化合物(interhalogen)及F2之氣體。將該蝕刻氣體導入至於內部設置有基板之反應室內，並使其接觸於形成於該基板上之孔或溝槽。
    接觸之蝕刻氣體中之ClF3、BrF5、BrF3、IF7、IF5、F2之分壓分別較佳為1 Pa以上2000 Pa以下，關於蝕刻深度之均一性，為了獲得更高之效果，進而特佳為5 Pa以上1000 Pa以下。
    上述蝕刻氣體中，除了ClF3、BrF5、BrF3、IF7、IF5及F2以外，亦可進而含有選自N2、He、Ar中之至少1種之稀釋氣體。含有之N2、He、Ar之分壓並無特別限定，但若考慮通常之反應室之氣密性，則較理想的是不成為如蝕刻氣體之全壓超過大氣壓之條件。
    關於蝕刻氣體中所含有之氣體成分，既可分別獨立地導入至反應室內，或者亦可預先調整為混合氣體後而導入至反應室內。
    關於蝕刻深度之均一性，於獲得更高之效果、及更大之蝕刻速度之方面，特佳為使上述蝕刻氣體接觸於上述矽層時之基板溫度較佳為-30℃以上100℃以下，更佳為-20℃以上80℃以下，進而較佳為0℃以上50℃以下。
    相對於基板之蝕刻對象面之每單位面積之上述蝕刻氣體中所包含之含有F原子之氣體成分之總流量較理想的是將分子中之F原子之數量換算成F2而為0.3 sccm/cm2以上。若未達0.3 sccm/cm2，則有蝕刻深度之均一性惡化之虞。若為0.3 sccm/cm2以上，則蝕刻深度之均一性良好，但就蝕刻氣體之消耗效率之觀點而言，較理想的是2000 sccm/cm2以下。
    於形成於基板上之三維構造之半導體元件中，藉由反應性離子蝕刻等方法而在基板面上沿垂直方向形成之孔之直徑或溝槽之寬度為10 nm以上500 nm以下之程度。藉由顯露於所形成之孔之內面之矽層與絕緣層之積層構造發揮作為電容器或電晶體之功能，而可形成積體密度更高之半導體元件。
    若考慮元件製造製程之效率，則蝕刻時間較佳為30分鐘以內。此處，所謂蝕刻時間，係指於進行蝕刻處理之在內部設置有基板之處理室之內部導入蝕刻氣體，其後，為了結束該蝕刻處理而藉由真空泵等排出該處理室內之蝕刻氣體為止之時間。
    矽層之蝕刻深度並無特別限定，於三維構造之半導體元件之形成中，為了使接下來之成膜步驟中之製程特性良好，較佳為5 nm以上90 nm以下。又，各層之蝕刻深度係相對於孔或溝槽之深度方向，差異越小則元件特性越良好。 實施例
    [實施例1~32]
    圖1係蝕刻試驗中所使用之蝕刻裝置之概略系統圖。反應室1中具備用以支撐試樣7之載物台5。載物台5中具備可調整載物台之溫度之載物台溫度調整器6。於反應室1上連接有用以導入氣體之氣體配管41及用以排出氣體之氣體配管42。鹵間化合物供給系統21、F2供給系統22及稀釋氣體供給系統23係分別經由閥門31、閥門32及閥門33而連接於氣體配管41。真空泵8係為了排出氣體而經由閥門33連接於氣體配管42。反應室1內部之圧力係基於反應室1附設之圧力計(圖中省略)之指示值，藉由閥門33而控制。
    圖2係本試驗中所使用之試樣7之剖面之模式圖。試樣7係於積層膜中沿基板面垂直方向至氮化矽膜12為止形成特定之直徑D之孔13而成者，該積層膜係於20 mm見方(基板表面積為4 cm2)且板厚為0.1 mm之形狀之矽基板11上使氮化矽膜12成膜30 nm，進而，於其上使氧化矽膜9與多晶矽膜10分別以30 nm之厚度交替地成膜共計16層而成。孔13係於矽基板面上以縱橫400 nm間隔均等地形成。
    繼而，對蝕刻操作方法進行說明。於載物台5上設置試樣7，並將反應室1及氣體配管41、42真空置換至未達10 Pa之後，將載物台5之溫度設定為特定值。確認載物台5之溫度達到特定值之後，打開閥門31、32、33，而自鹵間化合物供給系統21、F2供給系統22及稀釋氣體供給系統23分別供給特定流量之氣體，藉此自氣體配管41將蝕刻氣體導入至反應室1。又，藉由將蝕刻氣體中所含有之鹵間化合物、F2、稀釋氣體之流量比與反應室1內部之圧力設定為特定之值，而使蝕刻氣體中所含有之鹵間化合物、F2、稀釋氣體分別成為目標之分壓。於此情形時，根據蝕刻氣體總流量、各分壓、及試樣7之基板表面積，將該基板之蝕刻對象面之每單位面積的蝕刻氣體中所包含之含有F原子之氣體成分之總流量換算成F2而算出。
    於導入蝕刻氣體並經過特定時間(蝕刻時間)後，停止蝕刻氣體之導入，對反應室1內部進行真空置換，其後取出試樣7對孔之剖面形狀進行SEM(Scanning Electron Microscope，掃描電子顯微鏡)觀察。
    關於本試驗中之矽之蝕刻形態，藉由剖面SEM觀察對同一孔內之16層之壁面之各多晶矽層之蝕刻深度t進行測定，求出該蝕刻深度t之平均值tA及標準偏差σ，並求出σ/tA，藉此評價蝕刻深度相對於孔之深度方向之均一性。
    多晶矽層之蝕刻深度t係示於以剖面模式性地表示位於孔13之側面中之多晶矽層之蝕刻後之狀態之圖3中。多晶矽層係上下由氧化矽膜9夾持並積層多晶矽膜10而形成，藉由蝕刻使孔13之側面之多晶矽層之部分成為凹狀。此時，孔之側面之未被蝕刻之面即氧化矽膜9之層之面(相當於與蝕刻前之多晶矽膜10之層之面相同之位置)與凹陷之多晶矽膜10之層之面之距離為蝕刻深度t。
    將實施例1~32中之蝕刻條件及其結果示於表1。
    於實施例1~5中，設為如下條件：將基板溫度設為20℃，使用ClF3作為鹵間化合物，使用N2作為稀釋氣體，且將F2之分壓固定為10 Pa，在該條件下使ClF3與N2之分壓及蝕刻時間變為表1中記載之值而進行蝕刻試驗。試樣之孔13之直徑D為100 nm，蝕刻氣體之總流量為5000 sccm。
    於實施例6~9中，設為如下條件：將基板溫度設為20℃，使用ClF3作為鹵間化合物，使用N2作為稀釋氣體，且將ClF3之分壓固定為10 Pa，在該條件下使F2與N2之分壓及蝕刻時間變為表1中記載之值而進行蝕刻試驗。試樣之孔13之直徑D為100 nm，蝕刻氣體之總流量為5000 sccm。
    於實施例10~14中，設為如下條件：使用ClF3作為鹵間化合物，使用N2作為稀釋氣體，且將ClF3與F2之分壓分別固定為10 Pa，將N2之分壓固定為980 Pa，將蝕刻氣體之全壓固定為1000 Pa，在該條件下使基板溫度及蝕刻時間變為表1中記載之值而進行蝕刻試驗。試樣之孔13之直徑D為100 nm，蝕刻氣體之總流量為5000 sccm。
    於實施例15~19中，設為如下條件：將基板溫度設為20℃，將蝕刻時間設為3 min，使用BrF3、BrF5、IF5、IF7、或ClF3與IF7之混合氣體作為鹵間化合物，使用N2作為稀釋氣體，且將BrF3、BrF5、IF5、IF7、ClF3之各分壓與F2之分壓分別固定為10 Pa，在該條件下使N2之分壓變為表1中記載之值而進行蝕刻試驗。試樣之孔13之直徑D為100 nm，蝕刻氣體之總流量為5000 sccm。
    於實施例20、21中，設為如下條件：將基板溫度設為20℃，將蝕刻時間設為3 min，使用ClF3作為鹵間化合物，且將ClF3與F2之分壓分別固定為10 Pa，將蝕刻氣體之全壓固定為4990 Pa，在該條件下將稀釋氣體變為Ar或He而進行蝕刻試驗。試樣之孔13之直徑D為100 nm，蝕刻氣體之總流量為5000 sccm。
    於實施例22、23中，設為如下條件：將基板溫度設為20℃，將蝕刻時間設為3 min，使用ClF3作為鹵間化合物，使用N2作為稀釋氣體，且將ClF3與F2之分壓分別固定為10 Pa，將蝕刻氣體之全壓固定為1000 Pa，在該條件下將試樣之孔13之直徑D變為30 nm或200 nm而進行蝕刻試驗。蝕刻氣體之總流量為5000 sccm。
    於實施例24~26中，設為如下條件：將基板溫度設為20℃，使用ClF3作為鹵間化合物，使用N2作為稀釋氣體，且將ClF3與F2之分壓分別固定為10 Pa，在該條件下使稀釋氣體之分壓與蝕刻時間變為表1中記載之值而進行蝕刻試驗。試樣之孔13之直徑D為100 nm，蝕刻氣體之總流量為5000 sccm。
    於實施例27中，除了將ClF3之圧力設為0.5 Pa以外，以與實施例2相同之條件進行蝕刻試驗。
    於實施例28中，除了將F2之圧力設為0.5 Pa以外，以與實施例6相同之條件進行蝕刻試驗。
    於實施例29中，除了不使用稀釋氣體並將蝕刻時間設為1 min以外，以與實施例1相同之條件進行蝕刻試驗。
    於實施例30中，除了藉由將稀釋氣體N2之分壓設為100000 Pa而將蝕刻氣體中所包含之含有F原子之氣體成分之總流量之F2換算值設為0.3 sccm/cm2，且將蝕刻時間設為20分鐘以外，以與實施例1相同之條件進行蝕刻試驗。
    於實施例31中，除了藉由將蝕刻氣體之總流量設為10000 sccm而將蝕刻氣體中所包含之含有F原子之氣體成分之總流量之F2換算值設為3387.5 sccm/cm2以外，以與實施例4相同之條件進行蝕刻試驗。
    於實施例32中，除了藉由將蝕刻氣體之總流量設為30000 sccm而將蝕刻氣體中所包含之含有F原子之氣體成分之總流量之F2換算值設為10162.5 sccm/cm2以外，以與實施例4相同之條件進行蝕刻試驗。
    其結果為，雖於實施例間平均蝕刻深度tA不同，但於任一實施例中均係若σ/tA為20%以內則蝕刻深度之均一性良好。
    [比較例1~6]
    將比較例1~6中之蝕刻條件及其結果示於表2。
    於本比較例1中，除了將F2分壓設為0 Pa以外，以與實施例1相同之條件進行蝕刻試驗。
    於本比較例2中，除了將ClF3分壓設為0 Pa以外，以與實施例7相同之條件進行蝕刻試驗。
    於本比較例3中，除了將F2分壓設為0 Pa，進而不使用稀釋氣體以外，以與實施例3相同之條件進行蝕刻試驗。
    於本比較例4中，除了將F2分壓設為0 Pa以外，以與實施例3相同之條件進行蝕刻試驗。
    於本比較例5中，除了將F2分壓設為0 Pa以外，以與實施例5相同之條件進行蝕刻試驗。
    於本比較例6中，除了將ClF3分壓設為0 Pa以外，以與實施例9相同之條件進行蝕刻試驗。
    其結果為，σ/tA均超過20%，從而蝕刻深度之均一性不良。
    如上所述，根據本發明之乾式蝕刻方法，可抑制矽層之乾式蝕刻深度之不均一化。
    基於具體之實施例對本發明進行了說明，但本發明並不限定於上述實施例，可於不脫離其主旨之範圍內包含各種變形、變更。 產業上之可利用性
    本發明係於在包含矽層之層狀構造中形成有孔或溝槽之半導體之製造中，對形成為了增加積體度而相對於基板面不僅沿平行方向而且向垂直方向上排列半導體元件之三維構造元件有效。
    1‧‧‧反應室
    5‧‧‧載物台
    6‧‧‧載物台溫度調整器
    7‧‧‧試樣
    8‧‧‧真空泵
    9‧‧‧氧化矽膜
    10‧‧‧多晶矽膜
    11‧‧‧矽基板
    12‧‧‧氮化矽膜
    13‧‧‧孔
    21‧‧‧鹵間化合物供給系統
    22‧‧‧F2供給系統
    23‧‧‧稀釋氣體供給系統
    31‧‧‧閥門
    32‧‧‧閥門
    33‧‧‧閥門
    41‧‧‧氣體配管
    42‧‧‧氣體配管
    圖1係蝕刻反應裝置之概略系統圖。
    圖2係蝕刻前之試樣之剖面模式圖。
    圖3係將蝕刻後之試樣之凹部放大之剖面模式圖。
    1‧‧‧反應室
    5‧‧‧載物台
    6‧‧‧載物台溫度調整器
    7‧‧‧試樣
    8‧‧‧真空泵
    21‧‧‧鹵間化合物供給系統
    22‧‧‧F2供給系統
    23‧‧‧稀釋氣體供給系統
    31‧‧‧閥門
    32‧‧‧閥門
    33‧‧‧閥門
    41‧‧‧氣體配管
    42‧‧‧氣體配管
    权利要求:
    Claims (5)
    [1] 一種乾式蝕刻方法，其係於形成於基板上之具有積層有矽層與絕緣層之層狀構造之積層膜上，使用蝕刻氣體對顯露於在基板面上沿垂直方向形成之孔或溝槽之內側面之矽層進行蝕刻者；其特徵在於：作為蝕刻氣體，使用含有選自ClF3、BrF5、BrF3、IF7及IF5中之至少1種氣體及F2之氣體。
    [2] 如請求項1之乾式蝕刻方法，其中蝕刻氣體中所含有之ClF3、BrF5、BrF3、IF7、IF5、或F2之分壓分別為1 Pa以上2000 Pa以下。
    [3] 如請求項1之乾式蝕刻方法，其中於上述蝕刻氣體中進而含有選自N2、He、Ar中之至少1種氣體。
    [4] 如請求項2之乾式蝕刻方法，其中於上述蝕刻氣體中進而含有選自N2、He、Ar中之至少1種氣體。
    [5] 如請求項1至4中任一項之乾式蝕刻方法，其中使上述蝕刻氣體接觸於溫度為-30℃以上100℃以下之基板。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI502642B|2015-10-01|Dry etching method
    TWI743249B|2021-10-21|用於高深寬比結構之移除方法
    TWI618225B|2018-03-11|用於三維ｎａｎｄ硬遮罩應用的奈米結晶鑽石碳膜
    US10497579B2|2019-12-03|Water-free etching methods
    TWI454600B|2014-10-01|Pattern formation method
    TW201517167A|2015-05-01|使用同步射頻脈衝以蝕刻材料之方法
    US10954129B2|2021-03-23|Diamond-like carbon as mandrel
    US11075084B2|2021-07-27|Chemistries for etching multi-stacked layers
    TWI525699B|2016-03-11|Silicon dry etching method
    TWI716818B|2021-01-21|形成氣隙的系統及方法
    CN111512420A|2020-08-07|用于3d nand器件应用的用非等离子体干式工艺进行的sin对sio2的选择性蚀刻
    TW202029330A|2020-08-01|選擇性材料移除
    TW201642340A|2016-12-01|乾式蝕刻方法、乾式蝕刻劑及半導體裝置之製造方法
    KR20190105111A|2019-09-11|하드마스크 적용들을 위한 붕소 도핑 텅스텐 탄화물
    JP7026237B2|2022-02-25|３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング
    TWI749165B|2021-12-11|用於硬遮罩應用之硼摻雜碳化鎢
    TWI744580B|2021-11-01|用於3d nand器件應用之用非電漿乾式蝕刻製程進行的ｓｉｎ對ｓｉｏ之選擇性蝕刻
    US10872778B2|2020-12-22|Systems and methods utilizing solid-phase etchants
    TW202139267A|2021-10-16|用於製造具有目標拓樸剖面之層狀結構的方法
    TW202201760A|2022-01-01|在微電子工件上於三維結構中用於接觸窗的凸墊形成
    US11251051B2|2022-02-15|Dry etching method
    CN104392922B|2018-06-26|嵌入式碳化硅的制备方法
    JP6421480B2|2018-11-14|プラズマエッチング方法
    KR20050073752A|2005-07-18|금속 전극을 이용한 실린더형 캐패시터 제조 방법
    同族专利:
    公开号 | 公开日
    JP2013070012A|2013-04-18|
    US20140206196A1|2014-07-24|
    TWI502642B|2015-10-01|
    CN103782369B|2017-02-15|
    EP2755229A4|2015-01-07|
    EP2755229B1|2018-04-25|
    CN103782369A|2014-05-07|
    WO2013035476A1|2013-03-14|
    JP6056136B2|2017-01-11|
    KR101703777B1|2017-02-07|
    EP2755229A1|2014-07-16|
    US9165776B2|2015-10-20|
    KR20140053333A|2014-05-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US4310380A|1980-04-07|1982-01-12|Bell Telephone Laboratories, Incorporated|Plasma etching of silicon|
    US5624582A|1993-01-21|1997-04-29|Vlsi Technology, Inc.|Optimization of dry etching through the control of helium backside pressure|
    TW498440B|1998-03-30|2002-08-11|Hitachi Ltd|Manufacture method of semiconductor device|
    US7041224B2|1999-10-26|2006-05-09|Reflectivity, Inc.|Method for vapor phase etching of silicon|
    WO2002095800A2|2001-05-22|2002-11-28|Reflectivity, Inc.|A method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants|
    JP4446202B2|2006-09-22|2010-04-07|エルピーダメモリ株式会社|半導体装置及び半導体装置の製造方法|
    US8278725B2|2006-11-10|2012-10-02|Agency For Science, Technology And Research|Micromechanical structure and a method of fabricating a micromechanical structure|
    JP2010010596A|2008-06-30|2010-01-14|Toshiba Corp|不揮発性半導体記憶装置及びその製造方法|
    JP2010177652A|2009-02-02|2010-08-12|Toshiba Corp|半導体装置の製造方法|
    JP2010225694A|2009-03-19|2010-10-07|Toshiba Corp|半導体装置及びその製造方法|
    JP4968861B2|2009-03-19|2012-07-04|東京エレクトロン株式会社|基板のエッチング方法及びシステム|
    JP2011060958A|2009-09-09|2011-03-24|Toshiba Corp|半導体装置及びその製造方法|
    WO2013027653A1|2011-08-25|2013-02-28|大日本スクリーン製造株式会社|パターン形成方法|WO2015011829A1|2013-07-26|2015-01-29|株式会社日立国際電気|基板処理装置及び半導体装置の製造方法|
    KR20160025591A|2013-07-29|2016-03-08|가부시키가이샤 히다치 고쿠사이 덴키|기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체|
    JP6454492B2|2014-08-08|2019-01-16|東京エレクトロン株式会社|多層膜をエッチングする方法|
    KR101953044B1|2014-10-10|2019-02-27|칸토 덴카 코교 가부시키가이샤|규소 화합물용 에칭 가스 조성물 및 에칭 방법|
    US9728422B2|2015-01-23|2017-08-08|Central Glass Company, Limited|Dry etching method|
    JP6544215B2|2015-01-23|2019-07-17|セントラル硝子株式会社|ドライエッチング方法|
    FR3051973B1|2016-05-24|2018-10-19|X-Fab France|Procede de formation de transistors pdsoi et fdsoi sur un meme substrat|
    JP6823533B2|2017-04-24|2021-02-03|東京エレクトロン株式会社|チタンシリサイド領域を形成する方法|
    JP2019201102A|2018-05-16|2019-11-21|東京エレクトロン株式会社|シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011195359||2011-09-07||
    JP2011267110A|JP6056136B2|2011-09-07|2011-12-06|ドライエッチング方法|
    [返回顶部]